UED - 余承东：EUV设备是先进芯片制造的关键，国内研发正进行中

华为在全球市场上持续发力，10月7日，华为海外的X账号发布了其在9月29日与多家国际媒体主持的圆桌会议的总结。会议上，华为常务董事、产品投资评审委员会主任及终端BG董事长余承东与记者们深入探讨了华为的消费者业务与HarmonyOS生态系统。当问及关于人工智能、硬件以及极紫外光刻（EUV）设备的问题时，余承东明确表示，EUV设备是制造尖端芯片不可或缺的工具。尽管中国目前正在积极研发这类设备，现阶段仍主要依赖于深紫外光刻（DUV）技术。

在谈及技术进展时，余承东介绍了“逻辑折叠”（Logic Folding）技术，这是一种在某些技术受限的情况下，用以增强设备性能的创新手段。他指出，虽然手机的主处理器建设需要采用先进的制程，然而大多数手机内部其他组件并不需要如此高的技术要求。因此，华为采取了系统工程的方式，持续优化整体性能以弥补在更先进制程上的不足。

根据IT之家先前的报道，华为在10月1日的Mate 90系列及全场景新品发布会上展示了其年度旗舰产品——Mate 90系列手机，所有型号均搭载韬定律芯片。旗舰型号包括麒麟9030（Mate 90）和麒麟9035（Mate 90 Pro）；而逻辑折叠的型号则包括麒麟9050（Mate 90 Pro Max）和麒麟9050 Pro（Mate 90 Pro Max / RS 非凡大师）。 UED

华为对外介绍称，韬定律提出了一种全新的半导体和电子系统演进原则——以“时间（τ）缩微”取代“几何缩微”。通过创新技术如逻辑折叠，持续压缩信号传播延迟，从而提升晶体管密度，推动半导体及电子系统不断进步。

“逻辑折叠”等核心技术构成了涵盖器件、电路、芯片和系统层面的多层次协同优化体系。这一体系旨在系统性地降低时间常数τ，推动各层级性能、能效及晶体管密度的持续提升。具体来说，从器件层面优化晶体管及互连电阻和寄生电容，能最大限度地缩小器件级时间常数τ；在电路层面，通过逻辑折叠技术打破传统平面布局的物理局限，显著缩短关键路径走线长度，有效降低信号传播的电阻和电容负担，从而实现晶体管密度及电路性能的大幅提升；在芯片层面，依托“软件、架构、芯片”的全栈设计，实现针对实际工作负载的细粒度指令和数据流控制，提升系统级并行度和效率，从而显著缩短端到端的执行时间；而在系统层面，则通过定义灵衢总线，重建计算系统互联协议，实现超节点的统一内存地址和原生内存语义，大幅降低系统间的通信延迟。

值得注意的是，预计到2031年，基于韬（τ）定律设计的高端芯片将在晶体管密度上达到与1.4纳米制程相当的水平。 UED